供应XC9572XL-10TQ100I数据手册,XC9572XL-10TQ100I芯片手册, XC9572XL-10TQ100I电路

XC9572XL-10TQ100I  产品描述

5ns的引脚到引脚的逻辑延迟
•系统频率高达178 MHz的
•72个宏单元，1600可用门
•在小型封装
- 44引脚PLCC（34个用户I / O引脚）
- 44引脚VQFP（34个用户I / O引脚）
- 48引脚CSP（38个用户I / O引脚）
- 64引脚VQFP（52个用户I / O引脚）
- 100引脚TQFP（72个用户I / O引脚）
- 无铅可用于所有的软件包
•高性能的3.3V系统优化
- 低功率运行
- 5V容错I / O引脚接受5V，3.3V和2.5V
信号
- 3.3V或2.5V输出能力
- 先进的0.35微米特征尺寸CMOS
快速Flash™技术
•先进的系统功能
- 在系统可编程
- 高级针锁和可路由
快速连接™II开关矩阵
- 超宽54输入功能块
- 产品高达90％宏蜂窝与
个别产品的长期分配
- 与全球三大和一个本地时钟反转
产品长期时钟
- 单独的输出，使每个输出引脚
- 对所有用户和边界扫描引脚的输入迟滞
输入
- 总线保持电路上的所有用户PIN输入
- 完整的IEEE 1149.1标准的边界扫描（JTAG）
•快速的并发编程
摆在个别产出率控制
•增强的数据安全功能
•优异的质量和可靠性
- 耐力超过10,000编程/擦除
周期
- 20年的数据保存
- 超过2,000 V的ESD保护
•引脚兼容XC9572 5V核心设备
44引脚PLCC封装和100引脚TQFP封装
警告：编程的温度范围
TA = 0°C至+70°C间
描述
XC9572XL是一个3.3V CPLD针对高性能，
低电压应用中领先的通信
计算系统。它是由四个
54V18功能块，提供1,600可用门
5 ns的传播延迟。参见图2概述。
功耗估计
在CPLD的功耗可以有很大的差别，这取决于
系统频率，设计中的应用和输出
加载。为了帮助降低功耗，每个宏蜂窝
在XC9500XL设备，可配置为低功耗
模式（默认高性能模式）。此外，
未使用的产品条款和宏单元自动
由软件失效，进一步节省电力。
对于国际刑事法院的一般估计，可能是下面的公式
使用：
国际刑事法院（毫安）= MCHS（0.175 * PTHS + 0.345）+ MCLP（0.052 * PTLP
+ 0.272）+ 0.04 * MCTOG（MCHS MCLP）* F
其中：
MCHS =＃宏单元在高速配置
PTHS =高速产品方面的平均数
每个宏单元
MCLP =＃宏单元在低功率配置
PTLP =平均数低功耗产品方面每
宏蜂窝
F =最大时钟频率
MCTOG =触发器％，平均每个时钟切换
（〜12％）
这个计算是来自实验室测量
XC9500XL部分充满了16位计数器，并允许
一个单一的输出（LSB），才能启用。实际的国际刑事法院
随设计中的应用价值，并应验证
系统正常运行期间。